

IC37_T2_4

AFPEB PROTOCOL

GROUP 1

AGENDA

GROUP 1

└	WHY APB ?	└	└	WHERE IS APB USED?	└	└	HOW APB WORKS?	└	└	SIGNAL DESCRIPTION	└
	TẠI SAO LẠI CẦN APB TRONG SOC			VỊ TRÍ TRONG KIẾN TRÚC CHIP			CÁCH MASTER VÀ SLAVE GIAO TIẾP			TÌM HIỂU CÁC TÍN HIỆU	
└	TRANSFER	└	└	OPERATING STATE MACHINE	└	└	DESIGN PROPOSAL	└	└	SUMMARY	└
	READ/WRITE TRANSFER: NO-WAIT & WAIT-STATE ERROR RESPONSE BYTE ACCESS			IDLE SETUP ACCESS			APB MASTER APB SLAVE			TÓM LẠI RTL & DV REVIEW	

WHY APB ?


APB DESIGN GOALS

- LOW-COST INTERFACE
- MINIMAL POWER CONSUMPTION
- REDUCED INTERFACE COMPLEXITY
- SYNCHRONOUS AND NON-PIPELINED
- EVERY TRANSFER TAKES AT LEAST TWO CYCLES

FEATURE	AXI/AHB	APB
Complexity	High	Low
Pipelining	Yes	No
Typical Use	Memory / High Speed	Peripheral registers



KEY IDEA

USING AXI FOR SLOW PERIPHERALS WASTES AREA AND POWER.



WHERE IS APB USED?



APB IN SOC



PRACTICAL USAGE: APB IS IDEAL FOR CONFIGURATION/STATUS REGISTERS IN UART, GPIO, TIMER, SPI, I2C, ETC.

HOW APB WORKS ?

APB ARCHITECTURE



SIGNAL DESCRIPTION

- NHÓM THỨ NHẤT LÀ CLOCK & RESET, GỒM PCLK VÀ PRESETN.
- NHÓM THỨ HAI LÀ CONTROL, GỒM PSEL, PENABLE VÀ PWRITE.
- NHÓM THỨ BA LÀ ADDRESS & DATA, GỒM PADDR, PWDATA VÀ PRDATA.
- NHÓM THỨ TƯ LÀ RESPONSE, GỒM PREADY VÀ PSLVERR.
- NHÓM CUỐI CÙNG LÀ OPTIONAL, TIÊU BIỂU LÀ PSTRB DÙNG CHO BYTE WRITE.

SIGNAL OVERVIEW

	SIGNAL	SOURCE	WIDTH	DESCRIPTION
Clock & Reset	PCLK	<i>Clock</i>	1	Clock của APB, tất cả tín hiệu APB được đồng bộ theo cạnh lên của PCLK .
	PRESETn	<i>System bus reset</i>	1	Chữ “n” ở cuối tên cho biết đây là reset active-low. Khi PRESETn bằng 0, hệ thống đang reset; khi PRESETn bằng 1, hệ thống hoạt động bình thường.
Control	PSELx	<i>Requester</i>	1	Select dùng để chọn slave. Khi PSELx bằng 1, nghĩa là peripheral đó đang được chọn để thực hiện transfer.
	PENABLE	<i>Requester</i>	1	Dùng để báo phase ACCESS. Trong APB, transfer có SETUP phase và ACCESS phase. SETUP có PSEL bằng 1, PENABLE bằng 0. ACCESS có PSEL bằng 1, PENABLE bằng 1.
	PWRITE	<i>Requester</i>	1	Cho biết hướng transfer. Nếu PWRITE bằng 1 thì đây là write transfer. Nếu PWRITE bằng 0 thì đây là read transfer.
Address & Data	PADDR	<i>Requester</i>	Addr_width	Là address bus. Master dùng PADDR để chỉ ra register hoặc địa chỉ cần truy cập trong slave. PADDR có thể rộng đến 32 bits
	PWDATA	<i>Requester</i>	Data_width	Là write data bus và được điều khiển bởi APB Bridge Requester trong các chu kỳ ghi khi PWRITE ở mức HIGH. Khi PWRITE bằng 1, master sẽ drive dữ liệu cần ghi lên PWDATA . PWDATA có thể rộng 8 bit, 16 bit, hoặc 32 bit.
	PRDATA	<i>Completer</i>	Data_width	Là read data bus. Khi PWRITE bằng 0, slave sẽ trả dữ liệu đọc về master thông qua PRDATA . PRDATA có thể rộng 8 bit, 16 bit hoặc 32 bit.
Response	PREADY	<i>Completer</i>	1	Là tín hiệu do slave trả về để báo transfer đã hoàn tất. Nếu PREADY bằng 1 trong ACCESS phase, transfer kết thúc. Nếu PREADY bằng 0, nghĩa là slave chưa sẵn sàng và APB phải giữ ở ACCESS phase thêm nhiều chu kỳ.
	PSLVERR	<i>Completer</i>	1	Là tín hiệu báo lỗi, optional. Slave có thể assert PSLVERR bằng 1 để báo transfer bị lỗi.
Optional	PSTRB	<i>Requester</i>	Data_width/8	Là write strobe. PSTRB dùng để chỉ byte lane nào trong PWDATA được ghi. Với data bus 32-bit, PSTRB có 4 bit. <i>PSTRB[n]</i> tương ứng với <i>PWDATA[(8n + 7):(8n)]</i> . PSTRB không được kích hoạt trong quá trình truyền dữ liệu đọc.

WRITE TRANSFERS




Figure 3-1 Write transfer with no wait states




Figure 3-2 Write transfer with wait state

- Được sử dụng khi APB Master muốn ghi dữ liệu vào thanh ghi của APB Slave
- Gồm hai phase:
 1. Setup phase
 2. Access phase

READ TRANSFERS




Figure 3-4 Read transfer with no wait states




Figure 3-5 Read transfer with wait states

- Được sử dụng khi APB Master cần đọc dữ liệu từ một thanh ghi của APB Slave
- Gồm hai phase:
 1. Setup phase
 2. Access phase

ERROR RESPONSE

Chức năng: tín hiệu PSLVERR dùng để báo cáo giao dịch thất bại.

Điều kiện hợp lệ: PSLVERR chỉ có ý nghĩa ở chu kỳ cuối cùng của giao dịch, master chỉ kiểm tra khi $PSEL = 1$, $PENABLE = 1$ và $PREADY = 1$.

Thiết bị ngoại vi đơn giản: Nếu không hỗ trợ cờ lỗi, chân PSLVERR của Master sẽ được nối cứng xuống mức LOW (0).




Figure 3-6 Example failing write transfer




Figure 3-7 Example failing read transfer

ERROR RESPONSE

Đặc tính không hoàn tác

Lỗi Ghi: không hỗ trợ cơ chế tự động hoàn tác, thanh ghi bên trong slave có thể đã bị ghi đè/cập nhật dữ liệu sai trước khi cờ lỗi kịp chốt dữ liệu.

Lỗi Đọc: slave không có nghĩa vụ phải ép bus dữ liệu PRDATA về 0, master sẽ nhận về dữ liệu rác nhưng vẫn sẽ chốt vào CPU.

Ánh xạ lỗi từ APB sang CPU (Mapping of PSLVERR)

Vấn đề: CPU nằm trên Bus cao cấp (AXI/AHB) không thể đọc trực tiếp chân PSLVERR của Bus APB ngoại vi.

Mạch cầu: từ AXI sang APB, lỗi PSLVERR được dịch ngược về kênh RRESP (khi đọc) hoặc kênh BRESP (khi ghi). Từ AHB sang APB, lỗi PSLVERR được dịch gộp về tín hiệu phản hồi lỗi HRESP.

BYTE ACCESS

Example

For 32-bit data bus (4 bytes), **PSTRB** has 4 bits:

- '1111' means write all 4 bytes.
- '0011' means write only the lower 2 bytes, ignore the upper 2 bytes.

Why important ?

- Allows writing only selected bytes, saving time & power.
- Enables devices to update data byte-to-byte instead of whole words.







Figure 3-3 Byte lane mapping


OPERATING STATE MACHINE




DESIGN PROPOSAL



BLOCK DIAGRAM




APB MASTER




APB SLAVE

Block diagram



APB master


FSM



Trạng thái	Định nghĩa	Output
IDLE	Trạng thái ban đầu khi chưa có giao dịch	PSEL = 0 PENABLE = 0
SETUP	Master chuẩn bị giao dịch bằng cách đưa địa chỉ, dữ liệu, tín hiệu điều khiển	PSEL = 1 PENABLE = 0 PWRITE, PADDR, PWDATA: have certain value
ACCESS	Slave thực hiện đọc/ghi dữ liệu	PSEL = 1 PENABLE = 1

APB slave

LOGIC DIAGRAM




SUMMARY

KEY TAKEAWAYS

- APB IS A SIMPLE SYNCHRONOUS NON-PIPELINED BUS.
- IT IS USED FOR LOW-SPEED PERIPHERAL REGISTER ACCESS.
- CORE STATES: IDLE, SETUP, ACCESS.
- CORE HANDSHAKE: PSEL/PENABLE + PREADY.
- DV FOCUS: TRANSFER BEHAVIOR, WAIT STATES, ERRORS, RESET, PROTOCOL RULES.



RTL ENGINEER	DV ENGINEER
Để thiết kế một APB Slave thì ta cần những khối nào ?	Cần verify những gì ?
 - Address Decoder - Register Bank - Write Logic + PSTRB Mask - Read Mux / PRDATA - PREADY Logic - PSLVERR Logic	Functional - Read / Write / Reset - Wait state / Error response - PSTRB byte write Corner Cases - Back-to-back transfer - Long wait state - Invalid address - Reset during transfer - Read-only access Protocol Rules - SETUP before ACCESS - No PENABLE when PSELx = 0 - Stable signals during wait - Check PRDATA only when read completes

RTL & DV REVIEW



THANK YOU

